Thomas Schlögl
Thomas Schlögl, M. Sc.
Forschungsinteresse
Mein Forschungsschwerpunkt liegt in der Entwicklung von Architekuren für die Beschleunigung von Linearer Algebra (Matrix-basierten Operationen), welche z.B. in Neuronalen Netzen, aber auch allgemein im Feld des wissenschaftlichen Rechnens Anwendung finden. Ich bin auch allgemein höchstinteressiert an der Entwicklung von Hardware-Beschleunigern für dedizierte Anwendungen, sowie Algorithmen zur Logik Synthese und Computer-Aided Design. Für die praktische Erprobung verwende ich meistens Field-Programmable-Gate-Arrays (FPGAs) um kostengünstige Prototypen zu erstellen und Konzepte validieren zu können.
Darüber hinaus beschäftige ich mich mit der Entwicklung von anwendungsspezifischen Prozessoren (applcation specific integrated circuits, kurz „ASICs“) um noch bessere Performance bei geringerem Energieverbrauch erreichen und größere Architekturen ermöglichen zu können.
Ein anderes Forschungsinteresse liegt bei der Erprobung und Anwendung von Posits, welche eine Alternative zu dem IEEE-754 Gleitkomma-Standard darstellen und in manchen Fällen eine größere Genauigkeit und Flexibilität als die üblichen Floating-Point-Darstellungen bieten.
Kurz zusammengefasst:
– Computer Architectures for HPC
– Performance optimized FPGA designs
– Development of accelerator cores
– Posits as an alternative to the IEEE-754 floating-point standard
– ASIC Design
Betreuung von Abschlussarbeiten
Ich betreue Abschlussarbeiten (Bachelor-/Master-/Projektarbeiten) im Fachbereich der Informatik. Bei Interesse an einem der oben beschriebenen Themen freue ich mich über eine E-Mail, oder einen persönlichen Besuch in meinem Büro und gemeinsam erarbeiten wir ein konkretes Thema in dem bevorzugten Themenbereich.
Publications
2026
- , :
Ternary Signed Digit Addition on Field Programmable Gate Arrays
38th International Conference on Architecture of Computing Systems, ARCS 2025 (Kiel, DEU, 22. April 2025 - 24. April 2025)
In: Sven Tomforde, Christian Krupitzer, Stéphane Vialle, Estela Suarez, Thilo Pionteck (Hrsg.): Lecture Notes in Computer Science 2026
DOI: 10.1007/978-3-032-03281-2_3
2025
- , :
Approximate synthesis for LUT count reduction via probabilistic error propagation
In: it - Information Technology (2025)
ISSN: 1611-2776
DOI: 10.1515/itit-2024-0074
