Navigation

Rechnerarchitektur

Vorlesung

Weitere Informationen gibt es in der ersten Vorlesung, die dieses Semester über Zoom zum im Univis genannten Zeitpunkt stattfindet:

https://fau.zoom.us/j/98692910232?pwd=L2N6WFdNTzlENXo5aEE4ZkhQeXZCdz09

Meeting-ID: 986 9291 0232

Kenncode: 323786

Rechnerarchitektur

Dozent/in

Details

Zeit/Ort n.V.:

  • Mo 12:15-13:45, Raum 02.134-113

Studienfächer / Studienrichtungen

  • WPF IuK-MA-ES-INF ab Sem. 1
  • WPF IuK-BA ab Sem. 5
  • WPF ICT-MA-ES ab Sem. 1
  • WPF INF-BA-V-RA ab Sem. 5
  • WPF INF-MA ab Sem. 1

Inhalt

Die Vorlesung baut auf die in den Grundlagen der Rechnerarchitektur und -organisation vermittelten Inhalte auf und setzt diese mit weiterführenden Themen fort. Es werden zunächst grundlegende fortgeschrittene Techniken bei Pipelineverarbeitung und Cachezugriffen in modernen Prozessoren und Parallelrechnern behandelt. Ferner wird die Architektur von Spezialprozessoren, z.B. DSPs und Embedded Prozessoren behandelt. Es wird aufgezeigt, wie diese Techniken in konkreten Architekturen (Intel Nehalem, GPGPU, Cell BE, TMS320 DSP, Embedded Prozessor ZPU) verwendet werden. Zur Vorlesung werden eine Tafel- und eine Rechnerübung angeboten, durch deren erfolgreiche Beteiligung abgestuft mit der Vorlesung 5 bzw. 7,5 ECTS erworben werden können. In den Tafelübungen werden die in der Vorlesung vermittelten Techniken durch zu lösende Aufgaben vertieft. In der Rechnerübung soll u.a. ein einfacher Vielkern-Prozessor auf Basis des ZPU-Prozessors mit Simulationswerkzeugen aufgebaut werden. Im Einzelnen werden folgende Themen behandelt:

  • Organisationsaspekte von CISC und RISC-Prozessoren
  • Behandlung von Hazards in Pipelines
  • Fortgeschrittene Techniken der dynamischen Sprungvorhersage
  • Fortgeschritten Cachetechniken, Cache-Kohärenz
  • Ausnutzen von Cacheeffekten
  • Architekturen von Digitalen Signalprozessoren
  • Architekturen homogener und heterogener Multikern-Prozessoren (Intel Corei7, Nvidia GPUs, Cell BE)
  • Architektur von Parallelrechnern (Clusterrechner, Superrechner)
  • Effiziente Hardware-nahe Programmierung von Mulitkern-Prozessoren (OpenMP, SSE, CUDA, OpenCL)
  • Leistungsmodellierung und -analyse von Multikern-Prozessoren (Roofline-Modell)

Empfohlene Literatur

- Patterson/Hennessy: Computer Organization und Design
- Hennessy/Patterson: Computer Architecture - A Quantitative Approach
- Stallings: Computer Organization and Architecture
- Märtin: Rechnerarchitekturen

ECTS-Informationen

Titel

Computer Architecture

Credits

2,5

Inhalt:

1) Classification of computer architectures, processor architecture, CISC vrs. RISC, organisation of memory systems, organisation of bussystems, i/o organisation, architecture of parallel computers

2) Modeling of computer architectures, hardware description languages, simulation performance and reliability evaluation

Zusätzliche Informationen

Erwartete Teilnehmerzahl: 30

www: https://www.cs3.tf.fau.de/teaching/rechnerarchitektur/

Tafelübung

Übungen zu Rechnerarchitektur

Dozent/in

Details

Zeit/Ort n.V.:

  • Mi 12:15-13:45, Raum 00.151-113
  • Mi 16:15-17:45, Raum 00.152-113

Studienfächer / Studienrichtungen

  • WPF IuK-BA ab Sem. 5
  • WPF ICT-MA ab Sem. 1
  • WPF INF-BA-V-RA ab Sem. 5
  • WPF INF-MA ab Sem. 1
  • WPF ICT-MA-ES ab Sem. 1

Zusätzliche Informationen

www: http://www3.informatik.uni-erlangen.de/Lehre/RA/2020w/uebung.shtml

Rechnerübung

Rechnerübungen zu Rechnerarchitektur

Dozent/in

Details

Zeit/Ort n.V.:

  • Fr 10:00-11:30, Raum 00.156-113 CIP
  • Do 12:15-13:45, Raum 00.156-113 CIP

Studienfächer / Studienrichtungen

  • WPF IuK-BA ab Sem. 5
  • WPF IuK-MA-ES-INF ab Sem. 1
  • WPF ICT-MA-ES ab Sem. 1
  • WPF INF-BA-V-RA ab Sem. 5
  • WPF INF-MA ab Sem. 1

Zusätzliche Informationen

www: http://www3.informatik.uni-erlangen.de/Lehre/RA/2020w/rechneruebung.shtml