Die Vorlesung gibt einen Einblick in den kompletten Entwurfsprozess von ASICs aus der Informatik-Sicht.
Es werden folgende Themen behandelt:
Physikalische Grundlagen der Halbleitertechnik
Fertigungsprozesse von ASICs im Halbleiterwerk
Entwurfsmethodiken
Design Flow mittels Standartzellen (Synthese, Place and Route und Signoff)
Entwurfsparadigmen (Low Power und Design for Test)
optional: Algorithmen in Entwurfswerkzeugen
Tafelübung
Die Vorlesung wird mit einer Tafelübung begleitet, die den Vorlesungsstoff sowohl theoretisch als auch praktisch anhand von realen Beispielen intensiviert (5 ECTS).
Laborübung
In der optionalen Laborübung für zusätzliche 2,5 ECTS kann der Design Flow an einem vorgegebenen Design selbst erprobt und durchgeführt werden.
